Key Takeaways
- Qualcomm und Amazon vertiefen eine mehrgenerationale Partnerschaft, um kundenspezifische KI-Inference-Silizium für hyperskalige Rechenzentren zu liefern.
- Die gemeinsame Anstrengung umfasst optische Konnektivitätsmodule mit einer Kapazität von 1,6 Tb/s, basierend auf Qualcomms neuester SerDes- und DSP-Technologie.
- Qualcomm wird EDA-Workloads auf AWS Bedrock ausführen, mit dem Ziel, die Chip-Design-Zyklen um bis zu 30 % zu verkürzen.
- Die Zusammenarbeit zielt auf niedrigen Stromverbrauch (≤ 5 W pro TOPS), höhere Bandbreite und reduzierte Gesamtkosten (TCO) für KI-Workloads, die jährlich um > 40 % wachsen.
Overview of the Expanded Partnership
Custom AI-Inference Silicon at Scale
Qualcomm Technologies, Inc. (QTI) und Amazon Web Services (AWS) haben ein mehrgenerationales Abkommen unterzeichnet, um Silizium gemeinsam zu entwickeln, das speziell für KI-Inference in groß-skaligen Rechenzentren gebaut ist. Die Chips werden auf 7 nm/5 nm Prozessknoten gefertigt und liefern ≥ 15 TOPS/W, während sie das gesamte Spektrum von AWS-KI-Diensten (z. B. SageMaker, Bedrock) unterstützen.
High-Performance Optical Connectivity (up to 1.6 Tb/s)
Um den explodierenden Bandbreitenbedarf generativer KI-Modelle zu decken, integrieren die Partner optische I/O, die 1,6 Terabit pro Sekunde über eine einzelne Verbindung übertragen können. Qualcomms SerDes- (Serializer/Deserializer) und optische DSP-Blöcke ermöglichen:
| Parameter | Qualcomm Solution | Typical Data-Center Optical Link |
|---|---|---|
| Peak Data Rate | 1,6 Tb/s pro Lane | 400 Gb/s – 800 Gb/s pro Lane |
| Power per Gbps | ≤ 0.3 W/Gbps | 0,5 – 0,9 W/Gbps |
| Latency | < 150 ns | 200 – 300 ns |
| Integration | On-chip SerDes + DSP | Separate transceiver modules |
Das Ergebnis ist eine 2-3×-Reduktion des Energieverbrauchs pro Bit und ein kleinerer Footprint, was für dichte KI-Racks entscheidend ist.
Leveraging AWS AI Services for Chip Design
Qualcomm wird seine electronic-design-automation (EDA)-Workloads auf AWS Bedrock, Amazons Service für Grundmodelle, ausführen. Frühe interne Tests zeigen, dass Design-Iterationen von 12 Wochen auf ~8 Wochen sinken, eine ≈ 30 % Beschleunigung, die zu einer schnelleren Markteinführung kundenspezifischer ASICs führt.
Technical Highlights
| Feature | Specification | Benefit |
|---|---|---|
| Process Technology | 7 nm (2024) → 5 nm (2025) | Höhere Dichte, geringere Leckage |
| Inference Performance | ≥ 15 TOPS/W, 128 TOPS pro Die | Energieeffizientes Skalieren für LLMs |
| Optical Link | 1,6 Tb/s, 4× 400 Gb/s Lanes | Unterstützt Multi-Model-Serving |
| Power Budget | ≤ 5 W pro 100 TOPS | Reduziert Rack-Strom um ~20 % |
| Design Cycle | 8 Wochen (via AWS Bedrock) vs 12 Wochen | Schnellere Silizium-Einführung |
Diese Zahlen entsprechen dem prognostizierten jährlichen Wachstum von 40 % der KI-Rechenleistung in hyperskaligen Clouds, laut IDC-Prognosen 2024.
Industry Implications
- Data-Center Operators: Niedrigere OPEX durch geringeren Strom- und Kühlbedarf, bei gleichzeitigem Erhalt oder Ausbau der KI-Durchsatzleistung.
- Chip Designers: Zugriff auf cloud-native EDA-Tools verkürzt die Zeit bis zum Silizium, was mehr nischenspezifische, arbeitslast-spezifische ASICs fördert.
- AI Researchers: Schnellere Inferenz-Latenz und höhere Bandbreite ermöglichen Echtzeit-generative-KI-Dienste im großen Maßstab.
Bottom Line
Qualcomms Partnerschaft mit Amazon stellt einen strategischen Schritt dar, energieeffizientes kundenspezifisches Silizium mit ultra-hoch-bandbreitenoptischen Interconnects zu verbinden, während das AWS-KI-Cloud-Ökosystem zur Beschleunigung des Chip-Designs genutzt wird. Das kombinierte Angebot verspricht signifikante Energieeinsparungen, höheren Durchsatz und einen schnelleren Design-Loop, wodurch beide Unternehmen die unaufhörliche Zunahme von KI-Workloads in hyperskaligen Umgebungen bewältigen können.