QuickLogic erweitert eFPGA Hard IP für GF 12LP

Wichtige Erkenntnisse

• QuickLogics aktualisiertes eFPGA Hard IP für GlobalFoundries 12-LP (GF 12LP) fügt eine dedizierte DSP-MAC-Engine mit SIMD- und Kaskadenunterstützung hinzu.
• Das Fabric skaliert jetzt über 250 k LUTs hinaus und ermöglicht viel größere programmierbare Blöcke auf dem Chip.
• Ein optionaler Configuration-Bit Health Monitor bietet Echtzeit-SEU-Erkennung und -Korrektur für mission-kritische Zuverlässigkeit.
• Der komplette RTL-zu-Bitstream-Flow wird über QuickLogics Aurora- und Aurora PRO-Toolchains unterstützt.

Überblick über das erweiterte eFPGA Hard IP

QuickLogic hat seine silicon-bewährte eFPGA-Architektur genutzt, um einen nächsten-Generation Hard IP-Block zu liefern, der direkt in ein System-on-Chip (SoC) eingebettet werden kann, das im 12-level-planar (12-LP) Prozess von GlobalFoundries gefertigt wird. Das neue IP zielt auf rechenintensive Workloads—wie Phased-Array-Radar, elektronische Kriegsführung, 5G/6G-Drahtlosinfrastruktur, Satellitenkommunikation und hochauflösende Bildgebung—ab, während es gleichzeitig die strengen Zuverlässigkeitsanforderungen von Luft- und Raumfahrt- sowie Verteidigungssystemen erfüllt.

Neue DSP Multiply-and-Accumulate (MAC) Einheit

• Architektur: Single-instruction-multiple-data (SIMD) MAC mit einer Vor-Addierer-Stufe und Kaskaden-Routing.
• Leistung: Bis zu 2 × 10⁹ MAC-Operationen pro Sekunde bei 1 GHz Kernfrequenz (typisch für GF 12LP).
• Anwendungsfit: Ermöglicht Echtzeit-Beamforming, FIR-Filterung und Matrix-Vektor-Multiplikation mit geringerer Latenz als externe DSP-Blöcke.

Skalierbarkeit über 250 k LUTs hinaus

• Maximale LUT-Anzahl: > 250 000 Lookup-Tables (LUTs) pro eFPGA-Instanz, ein Anstieg von 40 % gegenüber dem vorherigen 180 k-LUT-Limit.
• Block-RAM: Bis zu 1 MB eingebetteter BlockRAM kann neben dem LUT-Fabric bereitgestellt werden.
• Design-Flexibilität: Nutzer können LUTs, BRAM und DSP-Ressourcen nach Bedarf kombinieren, um das Fabric an spezifische algorithmische Footprints anzupassen.

Optionaler Configuration-Bit Health Monitor

• Funktion: Durchsucht kontinuierlich den Konfigurations-Speicher nach Single-Event-Upsets (SEUs) und überschreibt beschädigte Bits automatisch, während das Nutzer-Design aktiv bleibt.
• Erkennungs-Latenz: < 5 µs vom Upset bis zur Korrektur, was nahezu Echtzeit-Integrität gewährleistet.
• Zuverlässigkeits-Auswirkung: Verbessert die Mean Time Between Failures (MTBF) um geschätzte 10× in strahlungsintensiven Umgebungen.

Entwicklungs-Ökosystem

QuickLogic liefert End-to-End-Tooling:

Das Toolset erzeugt einen kompletten RTL-zu-Bitstream-Pfad, ermöglicht Designern schnelles Iterieren und das Einbetten von Updates nach der Fertigung—kritisch für Langzeit-Produkte.

Funktionsvergleich: Legacy vs. Expanded eFPGA (GF 12LP)

Fazit

QuickLogics erweitertes eFPGA Hard IP für GF 12LP liefert eine überzeugende Kombination aus Rechendichte, Skalierbarkeit und Zuverlässigkeit. Durch die Integration einer SIMD-fähigen DSP-MAC, die Unterstützung von über 250 k LUTs und einen On-the-Fly Configuration-Bit Health Monitor positioniert sich das IP als bevorzugte Lösung für nächste-Generation Radar, Wireless- und weltraumbasierte Systeme, die sowohl Leistung als auch Fehlertoleranz verlangen. In Kombination mit der Aurora/Aurora PRO-Entwicklungssuite können Designer die Markteinführungszeit beschleunigen und gleichzeitig die Flexibilität behalten, Hardware nach der Produktion zu aktualisieren.

Für detaillierte Spezifikationen und Lizenzinformationen besuchen Sie quicklogic.com.