Cadence fügt RTL-Generierung zu ChipStack AI Super Agent hinzu

Wichtige Erkenntnisse

• Cadencys neuer RTL-Generierungs-Agent automatisiert die Spezifikation-zu-RTL-Umwandlung, Analyse und Verfeinerung über natürlichsprachliche Eingaben.
• Frühe Tests zeigen durchschnittliche Flächeneinsparungen von 24 % und Leistungsreduktionen von 18 % gegenüber RTL, das nur von einem Grundmodell erzeugt wurde, bei 100 % funktionaler Korrektheit.
• Der Agent arbeitet innerhalb von Cadencys hierarchischem KI-Framework und ermöglicht schnelle Aktualisierungen von Legacy-RTL sowie frühes PPA-Feedback.
• Honda R&D ist der erste große Kunde, der die Technologie für sicherheitskritische Automotive-SoCs evaluiert.
• Die allgemeine Verfügbarkeit für ausgewählte Early-Access-Nutzer ist für Q4 2026 im Rahmen der erweiterten ChipStack- und InnoStack-AI-Super-Agent-Portfolios geplant.

Cadence erweitert ChipStack AI Super Agent um RTL-Generierung

Cadence Design Systems hat einen RTL-Generierungs-Agent vorgestellt, der in die bestehende ChipStack AI Super Agent-Plattform integriert wird. Das neue Modul verlagert den KI-gesteuerten Workflow von reiner Verifikation und Debugging hin zur Front-End-Erstellung und Optimierung von RTL. Ingenieure liefern hoch-level, natürlichsprachliche Spezifikationen – wie Ziel-Leistung, Performance und Flächen- (PPA-)Metriken – und der Agent erzeugt synthetisierbaren Verilog/VHDL-Code, führt eine vorläufige PPA-Analyse durch und verfeinert das Design iterativ, bis die Ziele erreicht sind.

Wie der Agent arbeitet

Cadencys KI-Architektur basiert auf einem gestuften System von „Super Agents“, die spezialisierte Aufgaben-Agents orchestrieren. In dieser Hierarchie:

Der RTL-Generierungs-Agent integriert Cadencys kommerzielle EDA-Tools (z. B. Genus™ Synthesis, Innovus™ Implementation) in seinen Workflow und stellt sicher, dass der erzeugte Code sofort mit nachgelagerten Place-and-Route- und Sign-off-Flows kompatibel ist.

Quantitative Ergebnisse aus frühen Bewertungen

Cadence berichtet, dass der RTL-Generierungs-Agent über eine Benchmark-Suite von 12 digitalen Blöcken (von 2 k bis 30 k Gates) durchschnittliche Flächenreduktionen von 24 % und durchschnittliche Leistungsreduktionen von 18 % im Vergleich zu RTL, das ausschließlich von einem generischen Foundation Model erzeugt wurde, erzielt hat. Die funktionale Verifikation zeigte 100 % Abdeckung des beabsichtigten Verhaltens nach dem ersten Verfeinerungsdurchlauf.

Diese Zahlen zeigen, dass KI-gesteuerte Optimierung greifbare Silizium-Vorteile liefern kann, ohne die Korrektheit zu beeinträchtigen.

Praxisvalidierung: Honda R&D Pilot

Hondas Automotive-Forschungs- und Entwicklungsabteilung hat ein Pilotprogramm gestartet, bei dem der RTL-Generierungs-Agent für System-on-Chip-Blöcke (SoC) für fortgeschrittene Fahrerassistenzsysteme (ADAS) eingesetzt wird. Der Automobilmarkt stellt strenge Sicherheitsstandards (ISO 26262 ASIL-D) und enge Leistungsgrenzen (< 150 mW pro Kern) gefordert. Frühes Feedback zeigt, dass der Agent sicherheitskritische Einschränkungen direkt in das RTL einbinden kann und den manuellen Sicherheits-Analyseaufwand um geschätzte 40 % reduziert.

Aktualisierung von Legacy-RTL und frühes PPA-Feedback

Ein häufiges Problem im Chip-Design ist die Überarbeitung von Legacy-RTL, wenn sich Produktanforderungen ändern. Der neue Agent akzeptiert hoch-level Änderungsanfragen – wie „Erhöhe die Taktfrequenz auf 1,2 GHz“ oder „Reduziere den Kern-Leckstrom um 15 %“ – und schreibt automatisch die betroffenen RTL-Abschnitte neu. Anschließend führt er eine schnelle PPA-Schätzung durch und liefert den Designern einen erstklassigen Impact-Report innerhalb von Minuten, im Vergleich zu dem üblichen mehrtägigen manuellen Rekombinations-Zyklus.

Strategische Passung im Cadence-„Design for AI, AI for Design“-Fahrplan

Der RTL-Generierungs-Agent erweitert das Cadence-AI-Super-Agent-Ökosystem, das bereits umfasst:

• InnoStack AI Super Agent – KI-unterstützte Flows für Analog- und Mixed-Signal-Design.
• ViraStack AI Super Agent – KI-gesteuerte Verifikation über digitale, analoge und Software-Domänen hinweg.

Zusammen verkörpern diese Portfolios Cadencys Dual-Track-Strategie: KI einsetzen, um die Chip-Entwicklung zu beschleunigen und Hardware- und Software-Plattformen zu bauen, die für KI-Workloads optimiert sind.

Verfügbarkeitstermin

Cadence plant, die erweiterten ChipStack- und InnoStack-Funktionen an eine handverlesene Gruppe von Early-Access-Kunden in Q4 2026 zu liefern. Die allgemeine Verfügbarkeit wird für Anfang 2027 erwartet, abhängig vom Feedback aus Pilotprogrammen wie dem von Honda.

Fazit

Cadencys RTL-Generierungs-Agent stellt einen entscheidenden Schritt hin zu vollständig KI-orchestriertem Front-End-Design dar. Durch messbare Flächen- und Leistungsgewinne, garantierte funktionale Korrektheit und die Möglichkeit schneller RTL-Updates verspricht die Technologie, Designzyklen zu verkürzen und Entwicklungskosten zu senken – insbesondere für sicherheitskritische Automotive-SoCs. Mit dem Early-Access-Rollout für Ende 2026 kann die Branche im nächsten Jahr einen neuen Maßstab für KI-gesteuerte RTL-Erstellung erwarten.