Siemens ve TSMC, AI ve 3D IC tasarım etkinleştirmesini genişletiyor

Temel Çıkarımlar

• Siemens ve TSMC, TSMC Açık İnovasyon Platformu (OIP) içinde ortaklıklarını derinleştirerek AI-destekli yarı iletken tasarımını hızlandırıyor.
• AI-destekli bir ajan, hem dijital hem de özel IC akışlarında Tasarım Kuralı Kontrolü (DRC) düzeltmelerini otomatikleştirerek manuel çabayı ≈%70 azaltıyor ve taslak çıkış zaman çizelgelerini kısaltıyor.
• NVIDIA tensör çekirdekleriyle güçlendirilmiş Fuse EDA AI Sistemi ve Fuse AI Agent, gerçek zamanlı olarak birden fazla aracı koordine eden otonom, kendini doğrulayan EDA iş akışlarını mümkün kılıyor.
• Calibre 3DStack Advanced’da çoklu makine desteği, chip-on-wafer-on-substrate (CoWoS-L) ve TSMC-SoIC doğrulamasını tek, birleşik bir ortamda sunuyor.
• Birleşik çözüm, 3-D IC’lerin artan karmaşıklığını hedef alarak 3DFabric teknolojileri için tasarım yakınsamasını %30 kadar hızlandırma vaadi veriyor.

Siemens-TSMC İş Birliği Genel Bakışı

Siemens ve Taiwan Semiconductor Manufacturing Company (TSMC), TSMC Açık İnovasyon Platformu (OIP) kapsamında genişletilmiş bir ortak çaba duyurdu. Hedef, yarı iletken tasarım yaşam döngüsü boyunca yapay zekâ (AI) entegrasyonunu sağlamak; erken şema yakalamadan son taslak çıkışına kadar. Siemens’in Calibre, Aprisa ve Solido Fuse araç setlerini TSMC’nin proses kütüphaneleriyle birleştirerek ortaklık şu amaçları taşıyor:

• Karmaşık çok-çiplet projelerde verimliliği artırmak.
• Gelişmiş düğümler için tipik 12–18 ay süren tasarım döngüsü süresini, AI yardımıyla 8–10 aya indirmek.
• 5-nm ve daha ince geometrilerde (genellikle çip başına > 10 M tasarım kuralı) artan kural yoğunluğunu yönetmek.

AI-Destekli DRC Düzeltme İş Akışı

Ajan Nasıl Çalışır

AI ajanı, Calibre DRC raporlarını ayrıştırır, ihlalleri otomatik olarak sınıflandırır ve düzeltici yerleşim düzenlemeleri üretir. Ardından Calibre Check Assist kullanarak değişiklikleri yerinde doğrular; bu araç, AI’nın karar verme sürecini yönlendiren bağlamsal kural bilgilerini sağlar. Döngü, tasarım hedef kural setine ulaşıncaya kadar tekrarlanır, mühendislerin daha üst düzey mimari görevlere odaklanmasına olanak tanır.

Teknik Vurgular

• NVIDIA TensorRT entegrasyonu, token tüketimini ≈ %45 azaltarak karmaşık tasarım hiyerarşileri boyunca daha uzun akıl yürütme zincirlerini mümkün kılar.
• Fuse AI Agent, aynı anda 12 EDA aracını koordine edebilir; yerleştirme, yönlendirme ve zamanlama analizini tek bir otonom iş akışında yürütür.
• 5-nm dijital makro üzerindeki erken denemeler, toplam tasarım-iterasyon sayısında %30 azalma (10’dan 7’ye) raporladı.

AI’yı 3-D IC Tasarımına Genişletme

3DFabric Etkinleştirme

Siemens, Calibre 3DStack Advanced’ı, çok-makine doğrulamasıyla çip-ara-anten yapılarını ve wafer-seviyesi yığınlamayı destekleyecek şekilde yükseltti. Ana yetenekler şunlardır:

• TSMC-SoIC (System-on-Integrated-Chip) desteği, ≤ 2 µm ara bağlantı aralığı ve ≤ 10 µm die-to-die hizalama toleransları için.
• Yerel silikon ara bağlantılı CoWoS-L (Chip-on-Wafer-on-Substrate) için devam eden sertifikasyon, yığın başına ≥ 200 GB/s I/O bant genişliği hedefi.

Bu iyileştirmeler, tasarımcılara tek bir işte 64 kadar yığılmış die üzerinde tam-yığın elektromanyetik ve mekanik kontrolleri çalıştırma imkanı verir; daha önce ayrı, zaman alıcı manuel analizler gerektiren bir görevdir.

Chiplet’ler İçin AI-Destekli Yerleştir-ve-Yönlendir

Aprisa’nın AI motoru artık chiplet yerleşimi için alan-spesifik rehberlik sunar, otomatik olarak termal, güç ve sinyal-bütünlüğü kısıtlamalarını dengeler. 7-nm 3-D ASIC üzerinde benchmark çalışmalarda:

• Yerleştirme süresi 4.5 h’dan 1.8 h’ye düştü.
• Yönlendirme sıkışıklığı ≈ %25 azaldı, bu da yönlendirme sonrası zamanlama kapanış oranlarını iyileştirdi.

Sonuç

Siemens-TSMC ittifakı, kural-ağır tasarım doğrulaması ve 3-D IC yığınlamanın artan karmaşıklığı gibi ikiz zorlukları ele alan somut, AI-merkezli bir araç seti sunuyor. DRC düzeltmelerini otomatikleştirerek, çok-araçlı EDA akışlarını koordine ederek ve gelişmiş 3DFabric platformlarına doğrulamayı genişleterek ortaklık, %30’a kadar önemli döngü-zamanı azalmaları ve daha yüksek birinci-geçiş verimi vaat ediyor. Chip üreticileri, bu çözümlerle rekabet avantajı elde etmeye hazırlanıyor.