IBM ve Siemens, 3D nanostack teknolojisini ilerletmek için iş birliği yapıyor

Temel Çıkarımlar

• IBM ve Siemens, IBM’in 3-D nanostack transistör mimarisinin ticari-hazır geliştirilmesini hızlandırmak için ortak çalıştı.
• Nanostack, nanosheet transistörleri dikey olarak istifleyerek ≈100 milyar transistöri bir parmak tırnağı büyüklüğünde bir alanda 7 Å (0.7 nm) düğümde sunar.
• Ortaklık, Siemens’in EDA, litografi-optimizasyon ve süreç-simülasyon araçlarını kullanarak silikon üretilmeden önce performans ve üretilebilirliği tahmin eden sanal modeller oluşturur.
• Heterojen malzeme istiflerine olanak tanıyarak, nanostack daha yüksek watt başına performans ve SRAM ile mantık blokları için yeni ölçeklendirme yolları vaat eder.

Giriş: Yeni Bir Transistör Paradigmasının Önemi

Yarı iletken endüstrisi, düzlemsel transistör ölçeklemesinin fiziksel sınırlarına yaklaşmaktadır. Geleneksel FinFET’ler, geçit uzunluğunda daha fazla azalma yapıldıkça hız ve güç verimliliğinde azalan getirilerle karşı karşıyadır. IBM’in nanostack kavramı—ilk olarak 2024’ün başlarında açıklanmıştır—, transistörlerin paketlenmesi ve beslenmesi konusunda üç-boyutlu (3-D) bir alternatif sunar.

Nanostack Nedir?

Mimari Genel Bakış

• Dikey istifleme: Birden çok nanosheet katmanı istiflenir ve kaydırılır, böylece her katman kendi transistör setini barındırabilir.
• Malzeme heterojenliği: Her katmana farklı yarı iletken veya dielektrik malzemeler atanabilir, tasarımcıların eşik gerilimini, mobiliteyi ve sızıntıyı bağımsız olarak ayarlamasına olanak tanır.
• Yoğunluk avantajı: 7 Å düğümde, nanostack-tabanlı bir die yaklaşık bir insan tırnağı büyüklüğünde (≈1 mm²) ≈100 × 10⁹ transistör barındırabilir.

Performans Etkileri

• Enerji verimliliği: Erken simülasyonlar, aynı düğümdeki en gelişmiş FinFET’lere kıyasla %30’a kadar daha düşük enerji per operasyon öneriyor.
• SRAM ölçeklendirme: 3-D yerleşim, hücre yerleşimini daha sıkı hale getirerek SRAM alanını yarıya indirebilir ve kararlılığı koruyabilir.

IBM-Siemens İşbirliği

Ortak çaba, fiziksel bir wafer işlenmeden önce kapanan tasarım-simülasyon-üretim döngüleri hedefliyor. Siemens’in SILVACO paketi, nanostack’in çok-malzemeli, çok-katmanlı fiziğini işleyebilecek şekilde genişletilirken, IBM test yapılarından elde ettiği ampirik verileri sağlayacak.

Laboratuvardan Üretime: Kalan Zorluklar

1. Litografi hassasiyeti – 7 Å’de nanosheet’leri istiflemek 10 nm altı örtüşme doğruluğu gerektirir; Siemens’in litografi-optimizasyon algoritmaları bu toleransı karşılamayı amaçlar.
2. Termal yönetim – Dikey entegrasyon ısı tutabilir; ortaklık termal-iletken ara katman malzemeleri (ör. grafen-tabanlı ısı yayma elemanları) araştırıyor.
3. Verimlilik modellemesi – Sanal kusur-yayılım modelleri, süreç varyasyonlarının her katmanın elektriksel özelliklerini nasıl etkilediğini tahmin edecek.

Karşılaştırma: Nanostack vs. Geleneksel FinFET (7 Å Düğüm)

Görünüm: Üretime Hazır Nanostack

IBM, geliştirilmiş nanostack tasarımıyla 2025 ortasına kadar bir pilot-çip üretmeyi planlıyor; Siemens ise tam sanal doğrulama araçları paketini sağlayacak. Başarılı olursa teknoloji, 5 nm altı mantık düğümleri için temel oluşturabilir ve yeni nesil AI hızlandırıcıları ile yüksek-performanslı bilgi işlem (HPC) işlemcilerini mümkün kılabilir.

Sonuç

IBM-Siemens ittifakı, IBM’in çığır açan 3-D nanostack mimarisi ile Siemens’in gelişmiş EDA ve litografi simülasyon yeteneklerini birleştirerek gelişmiş yarı iletken ölçeklemesindeki en acil darboğazları ele alıyor. Doğru sanal prototipler ve optimize edilmiş üretim akışları sunarak, ortaklık geliştirme döngülerini kısaltmayı, maske maliyetlerini azaltmayı ve mevcut FinFET’leri aşan bir transistör yoğunluğunu seri üretime getirmeyi hedefliyor. Yol haritası gerçekleşirse, nanostack bir sonraki nesil çipler için performans-watt sınırını yeniden tanımlayabilir ve her iki firmayı da Moore sonrası dönemin ön saflarına taşıyabilir.