Synopsys und TSMC erweitern Design- und IP-Unterstützung für KI-Systeme

Wichtigste Erkenntnisse

• Synopsys und TSMC haben ein gemeinsames KI-unterstütztes EDA-Ökosystem gestartet, das digitale, analoge und Multi-Die-Design-Flows abdeckt.
• Die Partnerschaft liefert zertifizierte Design-to-Sign-off-Flows für TSMC’s 5 nm A14 Node, einschließlich automatisierter analoger Place-and-Route und KI-gesteuerter Chiplet-Floorplanning.
• Agentic AI (Large-Language-Model-Assistenz) ist in Custom Compiler, Fusion Compiler und 3DIC Compiler eingebettet und steigert die Produktivität um bis zu 30 % bei Benchmark-Designs.
• Integrierte Spannungsregler (IVRs) und Co-Packaged Optics (CPO) werden jetzt im selben 3DIC-Umfeld ko-simuliert und zielen auf energieeffiziente KI-Beschleuniger und Terabit-Skalen-optische Links ab.

Synopsys-TSMC-Zusammenarbeit: Ein neuer KI-zentrierter Design-Stack

Synopsys kündigte eine erweiterte Partnerschaft mit Taiwan Semiconductor Manufacturing Company (TSMC) an, die die Erstellung von KI, High-Performance-Computing (HPC) und nächsten Generationen von Halbleitersystemen vereinfachen soll. Die gemeinsame Anstrengung kombiniert:

Der Stack ist darauf ausgelegt, Kunden vom RTL-Umsetzung bis zum physischen Sign-off zu führen und dabei TSMC’s neueste Prozesstechnologie und Verpackungsoptionen zu nutzen.

Unterstützung der Einführung von Advanced-Node-Technologien und Design-Konvergenz

Der Übergang zum 5 nm A14 Node erfordert traditionell umfangreiche Re-Qualifizierung von Design-Bibliotheken und Sign-off-Flows. Synopsys und TSMC bieten nun A14-zertifizierte digitale und analoge Flows, die die gesamte Implementierungskette abdecken – von der Synthese bis zur finalen Verifikation. Highlights umfassen:

• Digitale Flow-Zertifizierung: Unterstützt Standard-Cell-Bibliotheken bis zu 12 M-Gate-Designs mit Timing-Closure unter 0,8 ns Taktperioden.
• Analoge Routing-Aktivierung: Geräte-level Routing-Primitiven für A14 ermöglichen automatisierte Platzierung und Routing von Mixed-Signal-Blöcken und reduzieren die manuelle Layout-Zeit um etwa 25 % bei typischen RF-Front-Ends.

Diese zertifizierten Flows sollen den „First-Silicon“-Zyklus von durchschnittlich 12 Wochen auf ≤ 8 Wochen für komplexe KI-Beschleuniger verkürzen.

Einsatz von Agentic AI zur Beschleunigung der Engineering-Produktivität

Agentic AI – Large-Language-Model-Agenten, die Design-Aufgaben ausführen können – wurde in drei Kern-Synopsys-Tools integriert:

1. Custom Compiler – Automatisiert die Analogübertragung, schlägt Gerätegrößen und Layout-Anpassungen basierend auf gelerntem Design-Intent vor.
2. Fusion Compiler – Liefert LLM-gesteuerte Timing- und Leistungsanalyse-Vorschläge, sodass Designer Verstöße mit einem Klick beheben können.
3. 3DIC Compiler – Bietet einen Chiplet-Floorplan-Ko-Optimierungs-Flow, der automatisch Inter-Die-Bandbreite, thermische Dichte und Power-Delivery-Constraints ausbalanciert.

Von Synopsys veröffentlichte Benchmarks zeigen bis zu 30 % Reduktion der gesamten Design-Zeit für eine 64-Core-KI-Engine im Vergleich zu herkömmlichen manuellen Flows.

Stromversorgung für Multi-Die-KI-Systeme

KI-Workloads benötigen jetzt > 300 W pro Beschleuniger-Modul, wodurch Energieeffizienz zu einer kritischen Design-Metrik wird. Integrierte Spannungsregler (IVRs), eingebettet in TSMC’s CoWoS-Plattform, werden im 3DIC Compiler-Umfeld gemeinsam entworfen. Der einheitliche Flow ermöglicht gleichzeitige Simulation von:

• Power Integrity (IR-Drop < 10 mV)
• Thermischen Hotspots (max 85 °C)
• Signal Integrity über Hochgeschwindigkeits-Interconnects

Dieser ganzheitliche Ansatz verkürzt den Power-Delivery-Verifikations-Loop von Wochen auf Tage.

Ermöglichung von Co-Packaged Optics (CPO)

Um die Terabit-pro-Sekunde-Bandbreite zu erreichen, die für Exascale-KI-Cluster erforderlich ist, liefern Synopsys und TSMC einen Co-Design-Flow für CPO auf der COUPE-Plattform. Der Flow integriert:

• 3DIC-physikalische Umsetzung von photonischen Wellenleitern neben elektronischer Logik.
• Multiphysik-Analyse (optischer Verlust, thermischer Drift, mechanischer Stress).

Frühe Anwender berichten von > 2× Reduktion der optischen Link-Latenz und 15 % Energieeinsparungen gegenüber diskreten optischen Modulen.

Fazit

Die Synopsys-TSMC-Allianz liefert ein produktionsreifes, KI-gesteuertes Design-Ökosystem, das die Lücke zwischen modernster Prozesstechnologie (5 nm A14) und den komplexen, energieintensiven KI/HPC-Systemen von heute schließt. Durch die Einbindung von Agentic AI in digitale, analoge und Multi-Die-Flows verspricht die Partnerschaft messbare Produktivitätsgewinne – bis zu 30 % schnellere Time-to-Silicon – und gewährleistet energieeffiziente, hochbandbreite Implementierungen dank integrierter IVR- und Co-Packaged-Optics-Unterstützung. Für Chip-Hersteller, die die nächste Welle von KI-Beschleunigern anstreben, stellt der kombinierte Stack einen entscheidenden Vorteil in Design-Konvergenz, Risikoreduktion und Gesamtreife des Marktes dar.